차세대 반도체 개발에 응용 기대

실리콘 웨이퍼 위에 옮겨진 제곱센티미터(㎠) 규모의 다층 그래핀. 사진=기초과학연구원 제공
실리콘 웨이퍼 위에 옮겨진 제곱센티미터(㎠) 규모의 다층 그래핀. 사진=기초과학연구원 제공
국내 연구진이 차세대 반도체 개발에 응용될 수 있는 다층 그래핀 합성법을 개발해냈다.

기초과학연구원(IBS)은 이영희 나노구조물리연구단장과 삼성종합기술원·부산대 등 공동 연구진이 4층짜리 균일 그래핀 개발에 세계 최초로 성공했다고 27일 밝혔다.

흑연 원자의 한 층인 그래핀은 높은 이동 특성으로 차세대 반도체 등 전자·전기 분야에서 주목받는 소재다.

특히 몇 개의 단층 그래핀이 겹쳐 있는지에 따라 응용성이 크게 달라지는데, 이제까지 고품질 다층 그래핀을 만드는 데 어려움이 있었다.

공동 연구진은 이를 해결하기 위한 실험에 나섰고 4층에 이르는 균일한 그래핀을 합성하는 데 성공했다.

이는 세계 최초일 뿐만 아니라, 장비 크기에 따라 수십 수백 제곱센티미터(㎠) 대면적으로 합성할 수 있어 반도체 고집적 전극과 다양한 광전극소자 등에 쓰일 것으로 기대받는다.

이영희 단장은 "이번 연구는 높은 온도의 구리-실리콘 합금 합성을 통해 균일한 다층 그래핀을 성장한 새로운 방법"이라며 "기존 일반적인 증착 방법으로는 불가능했던 고품질 다층 그래핀 제조에 성공했다"고 소개했다.

연구진은 합성 다층 그래핀의 품질 안정성을 높이는 후속 연구에 나설 예정이다.장진웅 기자

<저작권자ⓒ대전일보사. 무단전재-재배포 금지>

장진웅
저작권자 © 대전일보 무단전재 및 재배포 금지